[eBook] ALTERA MAX+PLUS II를 사용한 디지털 논리회로 설계-기초와 활용편 (3판)

제 1 편 ALTERA MAX+PLUS II를 사용한 디지털 논리회로 설계

제 1 장 ALTERA MAX+PLUS II 개요

제 2 장 ALTERA MAX+PLUS II graphic Editor

제 3 장 ALTERA MAX+PLUS II Text Editor

제 4 장 ALTERA MAX+PLUS II Compiler

제 5 장 ALTERA MAX+PLUS II Waveform Editor

제 6 장 ALTERA MAX+PLUS II Simulator

제 7 장 ALTERA MAX+PLUS II Timing Analyzer

제 2 편 트레이닝 키트를 사용한 디지털 논리회로 설계

제 8 장 트레이닝 키트의 사용법

제 9 장 Graphic Editor를 사용하여 설계한 4비트 adder를 트레이닝 키트에 구현하기

제 10 장 VHDL을 사용하여 설계한 4비트 adder를 트레이닝 키트에 구현하기

제 11 장 ALTERA MAX+PLUS II Floorplan Editor

제 12 장 ALTERA MAX+PLUS II Programmer

제 13 장 ALTERA MAX+PLUS II Hierarchy Editor

제 14 장 ALTERA MAX+PLUS II Symbol Editor

제 3 편 ALTERA MAX+PLUS II의 VHDL 문법과 실습

제 15 장 ALTERA MAX+PLUS II의 VHDL 문법과 실습

제 4 편 ALTERA MAX+PLUS II의 VHDL을 사용한 디지털 논리회로 설계 예제

제 16 장 산술회로 설계

제 17 장 코드 변환기(Code Converter) 설계

제 18 장 산술논리연산장치(ALU) 설계

제 19 장 레지스터(Register) 설계

제 20 장 카운터(Counter) 설계

제 21 장 상태 머신(State Machine) 설계

제 22 장 주파수 분주기(Frequency Divider) 설계

제 23 장 7-segment에 TENMILLION 카운터를 디스플레이 하는 회로 설계

제 24 장 7-segment에 디지털 시계를 디스플레이 하는 회로 설계

제 25 장 LCD에 문자를 디스플레이 하는 회로 설계

제 26 장 LCD에 디지털 시계를 디스플레이 하는 회로 설계

제 5 편 ALTERA MAX+PLUS II의 Graphic Editor를 사용한 디지털 논리회로 설계 예제

제 27 장 전가산기(Full Adder) 설계

제 28 장 디코더(Decoder) 설계

제 29 장 인코더(Encoder) 응용회로 설계

제 30 장 멀티플렉서(Multiplexer)-카운터(Counter) 응용회로 설계

제 31 장 카운터-디코더를 이용한 디멀티플렉서(Demultiplexer) 설계

제 32 장 리플 카운터(Ripple Counter) 설계

제 33 장 JK 플립플롭을 이용한 레지스터(Register) 설계

제 34 장 업-다운 카운터(Up-Down Counter) 설계

제 35 장 링-존슨 카운터(Ring-Johnson Counter) 설계

제 36 장 주파수 발생 회로 설계

제 37 장 LPM_ROM 데이터를 출력하는 회로 설계

제 38 장 LPM_RAM_DQ를 이용한 메모리 제어 시스템 설계

제 39 장 LCD에 문자와 디지털 시계를 디스플레이 하는 회로 설계

제1편에서는 ALTERA MAX+PLUS Ⅱ를 사용하여 디지털 논리회로를 설계하는 과정을 4비트 adder 예제를 사용하여 알기 쉽고 일관성 있게 설명하였다.
제1편에서 사용한 설계방법은 Graphic Editor와 VHDL 등이며, VHDL은 제3편에서 따로 설명되기 때문에 Graphic Editor를 위주로 설명하였다.

제2편에서는 제1편에서 설계한 4비트 adder를 ALTERA 디바이스에 프로그래밍하여 실제적으로 하드웨어로 동작하게 하는 과정에 대하여 설명하였다.
사용자가 ALTERA 디바이스에 프로그래밍 한 후에 이를 동작시키기 위하여 PCB 기판을 제작하는 일은 매우 번거롭고 어려운 일이다.
따라서 하드웨어 검증을 쉽게 수행할 수 있도록 국립 한밭대학교 이승호 교수와 (주)한백전자가 공동으로 개발한 트레이닝 키트인 HBE-DTK-20K-240 모델(구형, 신형), HBE-DTK-10K 모델 등을 사용하였다.

제3편에서는 ALTERA MAX+PLUS Ⅱ의 VHDL 문법에 대하여 알기 쉽게 자세히 설명하였으며, 이해를 돕기 위한 다양한 실습예제들을 수록하였다.
수록된 VHDL 실습예제들에 대하여 타이밍 시뮬레이션 결과를 자세히 설명하여 논리회로의 동작을 정확히 이해할 수 있도록 하였으며, 하드웨어 검증을 위하여 트레이닝 키트로 프로그래밍 하기 위한 정보를 수록하여 실제 칩 상에 구현되어 동작하는 것을 확인할 수 있도록 하였다.

제4편에서는 VHDL을 사용하여 설계한 다양한 디지털 논리회로 설계예제들에 대하여 설명하였다.

제5편에서는 Graphic Editor를 사용하여 설계한 다양한 디지털 논리회로 설계예제들을 수록하였다. 제4편과 제5편에 수록된 모든 디지털 논리회로 설계예제들에 대한 기본 이론들이 자세히 설명되었으며 타이밍 시뮬레이션 결과, 하드웨어 검증을 위하여 트레이닝 키트로 프로그래밍 하기 위한 정보 등을 수록하였다.

또한 제공되는 CD에는 ALTERA MAX+PLUS Ⅱ 10.22 STUDENT EDITION을 사용하는 필요한 다양한 도움말들이 PDF 파일형태(Altera.pdf)의 Altera Digital Library로 제공된다. 본 서에 수록된 예제들에 대한 파일이 필요한 사용자들은 국립 한밭대학교 이승호 교수의 홈페이지(http://cad.hanbat.ac.kr) 자료실에서 다운로드 받기를 바란다.